詳細情報

この商品について

• ホストコンピュータのメイン制御チップがT / IPアプリケーション層の制御情報の処理タスクを実行するだけでよいようにします。 これにより、データレプリケーション、プロトコル処理、および割り込み処理のためのホストコンピューターの作業負荷が大幅に節約され、システムの使用率と信頼性が向上します。
• -ES1はnetのW5500チップを組み込み、ハードウェアロジックゲートを使用してT / IPプロトコルスタックのトランスポート層とネットワーク層（T、UDP、ICMP、IPv4、、IGMP、PPPoE、その他のプロトコルなど）を実装します。 データリンク層、物理層を統合し、32KバイトのオンチップRAMがデータの送受信バッファーとして使用されます。
• -ES1はSPIインターフェースを備えたイーサネットモジュールであり、インターフェースレベルは3.3V Lレベル、電源電圧は+ 3.3Vです。電流が200mA以上であり、電圧が継続的に安定していることを確認してください+ 3.3V、 ピンは互換性のあるnetの公式モジュール820ioです。
• 動作中、ユーザーはW5500をMCUのペリフェラルRAMとして使用できます。 W5500の外部インターフェイスはユニバーサル80MHz高速SPIであり、さまざまなプラットフォームで利用して高速イーサネットソリューションを拡張できます。

MINaO サイズ：26x24mm
材質：PCB
色：写真の色

パッケージの内容：
2xモジュール

パッケージの内容は以上です、ほかの産品はここに含まれていません。
注：光撮影やディスプレイによって、実際の商品の色やサイズとウェブサイトの色やサイズが若干異なる場合があるかもしれません。また測定許容誤差の範囲は1-3cmです｡